PCI-SIG宣布利用全新的CopprLink电缆设计开发下一代PCIeGen5.0和Gen6.0标准。
PCI-SIG将为PCIeGen5.0和Gen6.0硬件使用一种名为“CopprLink”的新电缆
尽管PCI-SIG没有详细说明新CopprLink电缆的规格或设计变更，但它正在确认命名方案。CopprLink电缆将提供基于PCIeGen5.0和Gen6.0硬件的内部和外部解决方案。据PCI-SIG称，外部和内部电缆规范目前正在制定中，目标是在今年内发布。以下是完整的新闻稿：
PCI-SIG宣布PCIe内部和外部电缆的新命名方案将为CopprLink。PCIe5.0和PCIe6.0内部和外部电缆规范目前正在开发中，预计于2024年发布。
地点：SC23–科罗拉多州丹佛市科罗拉多会议中心•PCI-SIG展位号：1401
世界卫生组织：PCI-SIG是拥有并管理作为开放行业标准的PCI规范的联盟，其成员将在SC23的1401号展位上展示PCIExpress(PCIe)技术演示。
内容：PCI-SIG邀请SC23与会者参观1401号展位，观看演示并了解有关PCIe技术生态系统的更多信息。这些演示强调了PCIe技术作为高性能计算(HPC)应用首选高速I/O互连的作用。参与公司包括AsteraLabs、DolphinInterconnectSolutions、Synopsys和Tektronix。
该演示重点介绍了HPC应用，因此CopprLink应针对接口解决方案，因为我们可能会考虑接口电缆而不是电源电缆，以便为下一代平台上的各种设备提供最佳传输带宽。PCIe6.0平台的传输速率将翻倍，从32GT/s(Gen5.0)到GT/s(Gen6.0)。新标准预计还将在x16通道链路上提供高达256GB/s的带宽。
无论如何，如果CopprLink与电源接口电缆有关，那么该公司将尝试解决其在设计当前12VHPWRGen5.0标准时遇到的一些问题。尽管随着12V-2x6标准的发布，设计逐渐优化，但似乎仍有改进的空间，特别是考虑到未来的PCIeGen6.0硬件。
但在我们深入探讨这一方面之前，应该再次澄清，该公告专门针对通过各种端口提供PCIe互连的接口电缆。预计在未来几个月内获得有关CopprLinkPCIeGen5.0和Gen6.0电缆的更多详细信息。